2023年3月28日上午10点，微纳电子学系校企共建研究生课程“集成电路设计前沿技术”第二讲在中院413教室顺利展开，由孙亚男老师和杨志老师共同主持。课程有幸邀请到华为海思半导体有限公司的技术专家张瑞作主讲人，为同学们带来有关ASIC后端物理设计知识的讲解。
图一 专家回顾ASIC芯片设计流程
课程开始，张瑞回顾了ASIC芯片整体的设计流程，概述了如何从前端代码到实际芯片的设计制造流程，之后他通过具体的芯片横截面图、器件图和版图，将主题切入本次讲座的中心——芯片物理后端设计。张瑞通过一张流程图为同学们详细介绍了后端设计的整体过程和不同板块所用到的EDA工具，并按照该流程图展开介绍各个板块的具体细节。
图二 专家通过板书介绍布局布线细节
在介绍布局布线时，张瑞通过板书详细讲解了布局布线时存在的lef、def、upf、cpf、gds等文件在芯片里的具体内容和含义，同时伴随一幅幅真实的floorplan、powerplan、placement、congestion等等工程图的引入，同学们能够直观细节地学习到布局布线的知识点。
做好布局布线后还需对芯片的时序、电源完整性、物理、可靠性、可制造性等等进行验证，张瑞详细讲解了验证上述性能的技术手段的必要性和原理：如果没有做好验证，轻则芯片性能下降，重则芯片失效，因此验证和检查是在后端物理设计中非常重要的环节。
图三 同学们与专家积极互动
在最后的交流环节，同学们踊跃提出问题，张瑞热心解答，并鼓舞同学们面对芯片“卡脖子”问题要积极创新，近期华为将发布一个振奋人心的消息，让大家拭目以待。
图四 孙亚男老师和杨志老师为专家颁发授课证书
精彩的讲座进入尾声，通过此次讲座，相信同学们对芯片后端物理设计流程有了更加深入的了解。讲座最后，孙亚男老师和杨志老师为专家颁发授课证书。
供稿：袁理轶
责任编辑：张媛
