蒋江 / 副教授、博导
副教授、博士生导师，国防科技大学计算机系统结构博士学位。2002年起先后参研国家“863”微处理器方向重大项目两项，对项目的立项、实施、决策以及组织管理方面做出重大的贡献。2006年起协助组织实施国际上第一款64位流处理器的研究工作，相关论文发表在国际体系结构顶级会议ISCA’07上。2008年起协助组织实施高性能多核多线程微处理器的研究工作。从2008年6月开始，在加拿大多伦多大学机电与计算机工程系进行了为期一年的学术访问，主要从事新型体系结构和FPGA加速器结构的研究。
主要研究方向：多核/众核微体系结构、高性能加速器体系结构、软硬件虚拟化技术、容错技术。
长期从事国家战略核心高技术项目－自主CPU的研究。2002年起先后参研国家“863”重大项目“高性能通用CPU芯片”、“863”重大项目“服务器用高性能通用微处理器”，在具体负责设计实现核心模块的同时，对项目的立项、实施、决策以及组织管理方面做出重大的贡献。2006年起协助组织实施“银河-x XXXXXXX算法加速处理阵列”项目，成功研制出国际上第一款64位流处理器，并实际应用于银河-x巨型机系统。该项目相关论文发表在国际体系结构顶级会议ISCA’07上，是该会议近十多年来录用的第一篇基于中国大陆原创成果的论文，产生了重大的学术影响。2006年起参研装备预研项目“军用xxX高性能微处理器”。2008年起参研“银河-x定制CPU”项目，担任核心部件CPU核组组长。此外，参研其它自然科学基金重大项目、863项目、装备预研项目6项。
作为课题负责人，2006年圆满完成国家自然科学基金面上项目“基于EPIC的动态同时多线程微体系结构研究”。
从2008年6月开始，在加拿大多伦多大学机电与计算机工程系进行了为期一年的学术访问，主要从事新型体系结构和FPGA加速器结构的研究。
通过上述课题的研制，在微处理器体系结构方面积累了深厚的基础知识和丰富的工程经验，对Intel IA32/64、 IBM POWER、 SUN SPARC以及MIPS等ISA有深入研究。先后参与采用正、反向设计技术实现，并实际投片生产的多款采用CISC、RISC、EPIC、VLIW、多线程以及多核多线程结构的微处理器研制任务，研究范围几乎涵盖了所有主流微处理器体系结构。在这些项目的研制过程中，除了具体负责核心模块的设计实现外，还协助完成项目的管理工作，具有丰富的项目管理经验。
学术思想活跃，在国内外期刊、会议上发表高水平论文多篇；提出多项创新技术，获已授权国家发明专利12项，其它多项专利正在实质审查过程中。
| 起止时间 | 单位，院系所 | 职务 |
| 2002.06~2004.10 | 国防科学技术大学计算机学院计算机研究所 | 助理研究员 |
| 2004.10~2005.06 | 国防科学技术大学计算机学院微电子与微处理器研究所 | 副研究员研究室副主任 |
| 2006.06~2010.06 | 国防科学技术大学计算机学院并行与分布处理国防科技重点实验室 | 副研究员研究室副主任 |
| 2008.06~2009.06 | 加拿大多伦多大学 | 访问学者 |
| 2010.06 | 上海交通大学微电子学院 | 副教授 |
- 2008年获军队科技进步一等奖，排名第二
- 2009年因在“银河-x”项目中做出重大贡献，荣立军队三等功