校企联合课程系列讲座:数字集成电路设计中静态时序分析的运用以及先进工艺下静态时序分析面临的挑战

时间:4月3日早10:00

地点:微电子大楼105教室

主讲人:侯咏佳、张涛

讲座简介:

随着芯片设计的复杂程度越来越高,先进工艺下器件密度越来越大,一块芯片上集成的器件数目数以千万、亿计。同时芯片市场竞争激烈,如何快速验证芯片设计的电路能否正常工作,争取产品快速上市,静态时序分析是其中必不可少的环节。本次授课内容以静态时序分析的作用、优势为切入点,详细介绍其基本概念和涉及到的关键技术;并就先进工艺对逻辑器件、互连线产生哪些复杂的影响,对库文件有哪些新的需求,以及它们对静态时序分析带来的挑战进行阐述与分析。同时对AveraSemi公司的静态时序分析流程作简单介绍,以实际流片的项目为例,展示如何准确、高效、低代价地进行时序收敛。

个人简介:

侯咏佳,2008年毕业于浙江大学电路与系统专业,硕士学位。先后任职于灿芯半导体、高通,主要职责为模块及顶层PR设计、全芯片后端规划等。2014年加入IBM、ASIC芯片设计部门至今Avera Semi,担任芯片后端设计工程师,主要职责为全芯片后端时序分析。
张涛,资深数字后端工程师,现就职于AveraSemi,从事时序分析以及模块设计等工作,具有14nm,22nm等多种先进工艺流片经验。